返回专栏列表
高速设计
从 0 到 1：PCIe 5.0 PCB 设计完整指南
资深工程师 · 刘博士
按项目节奏拆解 PCIe 5.0 通道设计：叠层与板材选择、差分阻抗控制、过孔与连接器处理、插入损耗与串扰评估、回环测试与整改。适合已有四层以上设计经验、准备承接高速接口项目的工程师。
15,680 次阅读 892 赞共 6 期
我的进度0/6 · 0%
1
PCIe 5.0 通道预算怎么分配
免费从协议层要求推导到板级损耗预算，明确哪些环节必须留余量。
约 18 分钟
2
叠层与板材选型：低损耗材料怎么选
免费对比常见低损耗板材的 Dk/Df 与成本，给出打样阶段的验证方法。
约 22 分钟
3
差分阻抗与线宽线距的联动
登录后阅读用实际叠层参数推线宽，避免只按经验值取数导致阻抗偏移。
约 25 分钟
4
过孔与连接器处的阻抗不连续处理
登录后阅读反焊盘、背钻与扇出方式对回波损耗的影响。
约 20 分钟
5
串扰评估与走线间距
登录后阅读近端/远端串扰的快速估算方法与布线约束落地。
约 24 分钟
6
回环测试与整改闭环
登录后阅读用眼图与插损数据定位问题，形成可复用的整改清单。
约 28 分钟
